产品中心-PADS、PADS Professional、CAM350、Sailwind PCB、Sailwind AI、PowerPCB、DxDesigner、Xpedition、Hyperlynx、Valor、Flotherm、FloEFD、FloVENT、T3Ster热阻分析仪、老化测试、PowerTest、ModelSim, Questa、 Blueprint, EMIStream授权一级代理商

中文

英文

Innovator3D IC

资料下载

首页>产品介绍>IC packaging design

返回产品列表

西门子 3D IC 解决方案的统一集成环境-Innovator3D IC

Innovator3D IC 使用全新的半导体封装 2.5D 和 3D 技术平台与基底，为 ASIC 和小芯片的规划和异构集成提供了更快和更可预测的路径。
Innovator3D IC 提供了用于设计规划、原型验证和预测式多物理场分析的统一集成环境。该集成环境构建了完整半导体封装装配的功耗、性能和面积 (PPA) 及成本优化数字孪生，进而通过受管的安全设计 IP 数字线程管道推动实现、多物理场分析、机械设计、测试、sign-off 以及发布加工和制造。

行业标准支持

Innovator3D IC 的一个关键特性是支持行业标准格式、协议和 API 接口。第一个关键领域是对 3Dblox™ 标准的投入和支持，该标准实现了 EDA 工具的互操作性，给 3D IC 系统级设计的最终用户和客户带来了提高生产力和效率的好处。其次是确保现有和全新裸片间接口 IP （如 UCIe 和 BoW）的顺畅纳入和使用。开放计算项目小芯片设计交换工作组 (OCP CDX) 支持用户直接使用将由新兴商用小芯片生态系统提供的标准化小芯片模型。

层次化器件规划

包含多个小芯片的先进 2.5/3D 异构集成设计通常具有数亿个管脚。设计人员在设计装配和此类设计的 ECO 更新中面临重大瓶颈。仅仅使用顶层综合方法会导致大多数实际应用出现缺口，而在所有位置进行凸块级别的分析则非常耗费时间和资源。Innovator3D IC 使用层次化器件规划方法，将设计表示为具有参数化属性的几何划分（智能管脚）区域。这些属性指示每个区域应如何使用层次化复用进行细化设计，以及如何使用已知良好的 layout 技术进行物理实现。这样，设计人员就可以快速实现关键更新，同时将分析方法与特定的智能管脚区域匹配，避免极高的执行时间。

小芯片间接口规划

要想提供高性能计算和人工智能设备所需的性能和带宽，同时满足电源要求，小芯片间通信至关重要。利用层次化接口布线路径草图规划功能，设计人员可以探索接口布线路径通道，并优化小芯片接口和管脚分配。将结果传递到详细布局布线以获得 PDK 正确实现。

预测式多物理场分析

在原型验证和规划期间提交设计进行实现之前，评估所有设计场景的性能非常关键。Innovator3D IC 直接与电源、信号、热和机械应力分析集成，能够在详细设计实现之前快速评估设计场景，以及探索和解决任何问题。
这种“左移”方法可以防止成本昂贵而耗时的下游返工，避免不理想的设计结果。

综合工作流程支持

在将系统架构划分或分解为各种实现目标（如小芯片、 3DSoC、ASIC 和存储器）后，Innovator3D IC 就会使用装配数字孪生的动态管理数字线程数据模型来驱动下图所示的一组综合工作流程。

关注我们